[메리츠증권 전기전자/IT부품 양승수]
▶ CPO ramp pushes silicon photonics testing upstream to catch defects early
- AI 서버가 고속 광인터커넥트 수요를 견인하고 CPO가 양산 단계로 이동하면서, 실리콘 포토닉스 테스트는 부품 성능 검증을 넘어 웨이퍼 수율 보호와 초기 리스크 선별 중심으로 이동 중
- Enlitech는 광전자 측정 기술을 반도체 제조 공정의 더 앞단으로 확장해 PIC의 웨이퍼레벨 테스트를 겨냥
- 회사의 NightJar 스펙트럼 이미징 시스템은 기존 삽입손실 테스트로는 위치를 특정하기 어려운 국부적 광 누설을 식별 가능
- 이를 통해 단순한 end-to-end 손실 측정을 넘어 이상 발생 위치, 심각도, 원인 추정까지 확인할 수 있음
- Enlitech는 기존 테스트 장비를 대체하려는 것이 아니라, 테스트를 제조 공정상 더 이른 단계로 앞당기는 것이 목적이라고 설명
- EIC와 PIC 통합, 광엔진 형성, 첨단 패키징 이전에 고위험 다이를 선별하면 결함이 더 비싼 후공정으로 넘어가는 것을 방지 가능
- 실리콘 포토닉스 공급망에서는 EIC와 PIC가 서로 다른 공정 노드에서 제조될 수 있음
- Enlitech에 따르면 TSMC 관련 공정 흐름에서 EIC는 3나노, 5나노 등 첨단 노드를 사용할 수 있는 반면, PIC는 64나노, 32나노 등 성숙 노드를 사용할 수 있음
- 다만 PIC가 성숙공정을 사용한다고 해서 제조나 테스트가 단순해지는 것은 아님
- 일반 전기적 칩은 주로 전기적 특성으로 평가되지만, PIC는 광도파로, 결합, 광전송, 전광 변환까지 함께 고려해야 함
- 광이 도파로를 지나가는 과정에서 구조 치수나 굴곡 설계의 편차가 발생하면 광 누설이 생길 수 있음
- 데이터 전송이 방해받을 경우 재전송이 필요해지고, 이는 전력 소비와 발열 증가로 이어질 수 있음
- 기존 삽입손실 테스트는 웨이퍼를 프로브 스테이션에 위치시키고 광프로브로 도파로에 빛을 주입한 뒤 반대편 검출기에서 출력을 측정하는 방식
- 입력과 출력을 비교해 총 손실이 규격을 초과했는지는 확인할 수 있지만, 손실이 어디에서 발생했는지는 파악하기 어려움
- PIC에서는 이러한 차이가 수율에 직접적인 영향을 미칠 수 있음
- 특정 핵심 위치에서 상당한 광 누설이 발생했더라도 전체 손실 규격은 충족할 수 있어, 기존 테스트에서는 양품으로 분류될 가능성
- 결함이 HBM, ASIC 등 고가 부품과 통합·패키징된 이후 발견될 경우, 최종 폐기 손실에는 이미 추가된 패키징과 부품 비용까지 포함
- Enlitech의 NightJar는 광손실 정보를 이미지로 변환해 다이 내부의 국부적 이상을 노출
- 회사는 해당 기능을 누설이 발생한 다이와 영역 식별, 누설 정도 정량화, 누설 파장 분석을 통한 이상 원인 판단의 3단계로 설명
- NightJar 시스템은 FormFactor, MPI 등 장비업체 플랫폼에 추가될 수 있으며, 기존 point-to-point 테스트와 병행 사용 가능
- Enlitech는 자체 테스트에서 기존 측정 방식 대비 단일 이미지 검사 효율이 약 6배 개선됐다고 설명
- 스펙트럼 분석은 서로 다른 결함 메커니즘을 구분하는 데도 활용 가능
- 실리콘 포토닉스는 일반적으로 1,310nm, 1,550nm 등 파장대에서 동작
- 감지된 발광이 주입한 파장과 일치하지 않을 경우, 일반 도파로 누설이 아니라 회로 단락, 구조 손상 또는 기타 결함으로 인한 전계발광일 가능성
- CPO 생산이 확대되면서 Enlitech는 테스트가 최종 테스트 단계에만 머무르지 않고 더 앞단으로 확장될 것으로 예상
- EIC-PIC 통합 흐름에서는 EIC 다이를 웨이퍼에서 절단한 뒤, 웨이퍼레벨 상태의 PIC와 통합할 수 있음
- 이후 SoIC 등 기술을 활용해 광전자 구조를 형성하고, 이를 개별 광엔진으로 절단한 뒤 AI 칩, ASIC, HBM 등과 패키징하는 방식
- 테스트는 이 흐름의 여러 지점에서 수행 가능
- EIC와 PIC가 광엔진으로 통합된 이후에도 개별 부품 단위 테스트가 가능
- 더 앞단에서는 EIC 다이가 PIC 웨이퍼 위에 배치된 뒤 절단되기 전, 위쪽에서 전기 신호를 가하고 아래쪽 PIC 웨이퍼에 빛을 주입해 전광 동시 테스트를 수행 가능
- 이 단계에서는 PIC가 여전히 웨이퍼레벨 상태이기 때문에 최종 테스트가 아닌 CP 영역에 해당
- 목표는 EIC와 PIC가 통합·패키징된 뒤에야 둘 중 하나에 문제가 있었다는 사실을 발견하는 상황을 피하는 것
- 첨단 패키징은 또 다른 테스트 변수를 만들며, EIC와 PIC에 사용되는 소재의 열팽창계수 차이로 서로 다른 수준의 휨이 발생할 수 있음
- 전기적 테스트는 주로 프로브가 정확한 전극에 정렬되면 되지만, 광학 테스트는 정밀한 광경로와 결합 위치에 의존
- 휨으로 광경로가 이동하면 측정 결과에도 영향을 줄 수 있어, 전광 테스트는 빛 주입 가능 여부뿐 아니라 공정 조건별 정확한 결합과 전송, 이상 발생 위치까지 확인해야 함
- Enlitech는 이 영역이 기존 전기적 테스트로 대응하기 어려운 광학 테스트 과제라고 설명
- NightJar는 기존 테스트를 반복하는 것이 아니라, 스펙트럼 이미징 데이터와 기존 point-to-point 테스트 결과를 결합하는 데 초점
- 기존 선별은 다이가 규격을 충족하는지에 따라 pass/fail을 판단하지만, 총 광손실이 허용 범위에 있어도 국부적 이상이 존재해 후속 공정 리스크가 높아질 수 있음
- Enlitech는 이미징을 통해 이러한 다이를 식별함으로써 기존 KGD 선별을 넘어선 리스크 분류 계층, 즉 Beyond KGD 개념을 구축하려고 함
- 데이터가 축적되면 각 광전자 칩의 제조 단계별 측정 파라미터를 보존하는 테스트 이력도 만들 수 있음
- 후속 단계에서 불량이 발생할 경우, 엔지니어는 다운스트림 결과와 초기 측정값을 비교해 결함과 최종 불량 사이의 상관관계를 파악 가능
- 칩이 완성된 이후가 아니라 제조 중간 단계에서 측정하면 파라미터 편차를 더 일찍 감지하고, 공정을 수정하거나 다음 단계 전 해당 다이를 선별할 수 있음
- Enlitech는 CPO 테스트 장비 생태계에서 공급업체 그룹화가 시작되고 있지만, 특정 진영에 고정되지 않고 고객이 요구하는 곳에 광학 테스트 역량을 제공하는 개방형 전략을 유지
- 회사는 TSMC와 ASE 등이 참여하는 SEMI Silicon Photonics Industry Alliance에 가입했으며, 산업 협력을 통해 실리콘 포토닉스 공급망 내 역할 확대를 추진
- 반도체 광전자 변환 테스트 장비가 매출의 절반 이상, 시뮬레이션 광원이 30% 이상, 웨이퍼레벨 광전자 검사가 약 5%를 차지
https://buly.kr/CWwuc0K (Digitimes)
*본 내용은 당사의 코멘트 없이 국내외 언론사 뉴스 및 전자공시자료 등을 인용한 것으로 별도의 승인 절차 없이 제공합니다.
![[메리츠 Tech 김선우, 양승수, 김동관]](https://cdn5.telesco.pe/file/d470-0YUHvTV67CSTxCJzgGqa06o3ocu2F-knVB1snRFWOXWdQ39LPx4PPZQIryRKoeYDjydXOiKm5_PoseuQLucEojjY_7SP7qzv4QmflB8AfDfWMBu9MXFRalOEHiw46ZMY0WEb4aMud6XetWSe2UN_fW15SGYeIL-QYUSOPU85rqGHEdZR13SkKy1A3L0yYz0E_DO67qLfF3oSdgYf1xJlByqIQ05M3cGsAlZ6oamVHvhWnHQ1q8WsIa7m-4erAKQ_2CVPmKD5j9SmC4_trbDdLfpZZC0B34e7a70nEZ2WRQe9phjZqaHYBAGDsrX2iW1ro84BwDweAD4Irp9iQ.jpg)
