Какие подходы применяются для функциональной верификации RISC-V ядер в настоящее время?
В каких случаях используется каждый из них?
Для чего используются интерфейсы RVFI и RVVI?
Как помогут SystemVerilog Assertions?

Эти и другие темы отражены в лекции "Особенности современных подходов к верификации RISC-V ядер".