🔸Доброго времени суток, дорогие читатели! Вышла вторая часть цикла статей SystemVerilog Gotchas, Tips and Tricks. В ней будем исследовать встроенный в SystemVerilog класс
process, говорить о стабильности рандомизации, а также отправлять массивы интерфейсов в UVM окружение!⚡️SystemVerilog Gotchas, Tips and Tricks, часть 2⚡️
🔸В процессе написания создал issue в репозитории Verilator, задал вопрос Dave Rich и подтвердил несоответствие поведения big-3 симуляторов стандарту SystemVerilog. Кстати, если вы еще не читали первую часть цикла, то рекомендую начать с нее. В ней вы сможете узнать, например, о тонкостях
disable fork и методах $past() и $sampled(). 🔸Распространяйте, делитесь впечатлениями, предлагайте улучшения! Всего вам самого наилучшего!🤝
🔹P.S. Хочу напомнить о такой прекрасной инициативе, как Школа синтеза цифровых схем. В новом сезоне я проведу обзорные лекции по функциональной верификации.
➖➖➖➖
#sv_gotchas