🇯🇵 Техпроцессы. 2нм. Япония

Техпроцесс Rapidus 2HP вероятно превосходит Intel 18A по плотности логики и конкурируют с TSMC

Как сообщает Trendforce со ссылкой на Wccftech, Rapidus готовит свой передовой узел 2нм под названием 2HP, который, как ожидается, обеспечит плотность логики на уровне TSMC N2 и, что более важно, заметно превзойдет Intel 18A.

В частности, сообщается, что Rapidus 2HP обеспечивает плотность размещения логических элементов на уровне 237.31 млн транзисторов на кв.мм, что практически соответствует показателю N2 TSMC в 236.17 МТр/мм². Оба узла используют библиотеки ячеек высокой плотности (HD) — с высотой ячейки 138 единиц и шагом G45 — конфигурации, разработанные для максимальной плотности логики, что предполагает сопоставимое количество транзисторов.

Что касается Intel, то её узел 18A, несмотря на меньший размер, имеет плотность 184,21 МТр/мм², что является сравнительно низкой плотностью. Эксперты связывают это с использованием BSPDN (подачей питания с тыльной стороны пластины), поскольку эта технология занимает часть металлических слоев лицевой стороны. В Intel могут ориентироваться на достижение более высокой производительности на ватт, чем плотности, тем более что пока что 18A позиционируется для внутреннего использования.

Выпуск PDK Rapidus по 2нм запланирован на 1q2026, массовое производство – в 2027 году.

По данным TechPowerUp, Rapidus успешно изготовила тестовый чип GAA по технологии 2нм. Чип был изготовлен с использованием оборудования EUV от ASML и соответствует всем первоначальным требованиям. Фабрика IIM-1 в Японии, как ожидается, будет производить около 25 000 пластин в месяц.

Несмотря на эти успехи, к 2027 году Rapidus, вероятно, будет отставать от TSMC на 1-2 поколения узлов, а возможно, даже от Intel. Для того, чтобы выделиться на фоне конкурентов, японская компания делает ставку на скорость производства, заявляя сроки выполнения всего в 50 дней по сравнению со типовыми 120 днями для партии, состоящей из одной пластины.

@RUSmicro