JTAG-технологии

Уважаемые коллеги!

Приглашаем вас 15 июля на наш семинар в Нижнем Новгороде. В этот раз в течение дня пройдемся по всем этапам производства РЭА, начиная с микроэлектроники и заканчивая сборкой блоков и приборов.
Производство электроники на пластинах, сортировка ЭКБ, сборка плат и так далее... На каждом из этих этапов возникает потребность в диагностике дефектов электрическими методами. На семинаре мы поделимся своим многолетним опытом решения подобных задач и расскажем какие решения применяются на всех этапах.

Программа и информация, как зарегистрироваться, находятся по ссылке.

Всем доброго дня! Особенно жителям уральского региона!

Спешим сообщить, что 19-20 мая мы проводим семинары по контролю, тестированию и измерениям в прекрасном Екатеринбурге. Так как город и область являются центром очень разных отраслей, от металлургии до космоса, то спектр тем будет довольно широким (пришлось разбивать на 2 дня).

🎛1 день будет посвящен тестированию и диагностике собранной электроники, а также входному контролю компонентов. Будут рассмотрены такие методики, как внутрисхемный тест, периферийное сканирование, представлена линейка приборов нашей разработки для контроля параметров ЭКБ.

🎛На 2 дне мы сконцентрируемся на магнитных измерениях сердечников, статоров двигателей, тестированию моточных изделий, электродвигателей и исходных материалов для них.

Всем привет! Залил на RUTUBE вебинар по тестопригодной разработке цифровых плат с учетом тестирования с помощью JTAG-технологий:
https://rutube.ru/video/092cb6a7d7aeaeac049c79c7791ea42c/?r=wd

Дорогие друзья!
Так получилось, что данный канал не имеет постоянного и огненного контента уже довольно приличное время. Автор продолжает время от времени заниматься тематикой периферийного сканирования (и иногда очень активно и по-стахановски), но не всегда есть возможность публиковать результаты работ. Но, будем надеяться, что когда-нибудь и здесь будет интересно. А кроме того, автор канала очень занят другой, на данный момент, основной деятельностью, а именно: развитием тестовых и измерительных приборов, которые разрабатывает и производит Остек-Электро. Сейчас в моем поле зрения и интереса не только структурное тестирование собранных печатных плат с помощью внутрисхемного теста и периферийного сканирования, но и контроль и измерение параметров пассивной и полупроводниковой ЭКБ, магнитоизмерения ферритов, сердечников из сталей и аморфных сплавов, статоров, автоматизированное тестирование кабельных и жгутовых сборок (и много еще чего).
В связи с этим, приглашаю вас в новый телеграм-канал Зондовый Метод, в котором мы будем рассказывать различные истории: от нюансов измерений тех или иных параметров, до применения оборудования на производствах нашей радиоэлектронной отрасли. Наши приборы и установки очень часто уникальны, а путь, по которому мы к нему пришли – тернист и извилист, и полон приключений.

Всем добрый день, и с наступившим Новым Годом! Пусть он принесет вам только хорошее, доброе и продуктивное! Сегодня в нашем чате мне напомнили про записи прошлых вебинаров. На самом деле на Rutube уже выложены четыре вебинара. Осталось дополнить тестопригодной разработкой.
Вот то, что уже имеется:
https://rutube.ru/channel/42849421/

Как уже говорилось ранее, например, в выступлении в посте выше👆, микросхемы из КНР не всегда поддерживают периферийное сканирование даже в том случае, если имеется JTAG-порт. Такая история случилась с компанией Artery, делающей микроконтроллеры. Этот факт заставил нашего давнего заказчика и хорошего знакомого сделать аж целую прошивку для микроконтроллера данной фирмы, имитирующей архитектуру периферийного сканирования, а также написать BSDL-файл. Результат тестирования - на картинке (где видно адекватное поведение ряда линий).
А вдохновила его на эту работу статья автора Flammmable на Хабре:
https://habr.com/ru/articles/663560/

Поддержка ПЛИС из КНР периферийного сканирования: первые результаты верификации и ожидания рынка.
(Иванов А.)

Выступление Алексея Иванова на конференции по ЭКБ из КНР, которая проходила в ИКИ РАН в апреле этого года.

Добрый день! На 9-й международной конференции "Достижения Китайской Электронной Промышленности в производстве высоконадежной ЭКБ для ответственных применений" состоится доклад Алексея Иванова "Поддержка ЭКБ из КНР периферийного сканирования: первые результаты и ожидания рынка".

Конференция пройдет с 23 по 26 апреля в Москве в здании ИКИ РАН. Более подробная информация по программе и регистрации опубликована на канале АО "Эпсилон". Участие - бесплатное, количество мест ограничено.

Дорогие подписчики канала JTAG-технологии!

🎄Сердечно поздравляем вас с наступающими праздниками Нового Года и Рождества! ⛄️

Уверены, что все в этом году достойно справились с теми вызовами, которые возникли в нашей радиоэлектронной отрасли. Год был трудный, часто многим из вас было даже не до тестирования: где-то приходилось перерабатывать платы, переходить на новую ЭКБ, новое измерительное и технологическое оборудование. У многих появилось много совершенно новых разработок.
Рано или поздно (чего вам искренне желаем) все разработанные и обновленные продукты выйдут на рельсы серийных производств и придется налаживать тестирование. Поэтому желаем вам:

🎁Чтобы все отечественные и китайские компоненты, которые вы будете использовать, поддерживали периферийное сканирование. Ну и западные – тоже.
🎁Чтобы везде, где нужно, у вас были контактные площадки на печатных платах.
🎁Чтобы для того, чтобы протестировать плату не нужно было ее программировать, а она не программируется, потому что ее надо протестировать было сначала.
🎁Да минует вас контрафакт.
🎁Да будет у вас выведен разъем JTAG. И не у одного компонента, а у всех, что есть на плате с JTAG-ом.

Пишите в комментариях, чего еще хотелось бы в Новом Году.

А вообще, все это – ерунда. Главное, чтобы вы провели эти праздники с самыми близкими и любимыми людьми, крепкого вам здоровья в новом году и всё, вышеперечисленное, победится.

Решил написать немного более подробно относительно вчерашнего поста про ЭЛВИС.

Все-таки не думаю, что такое ограничение рабочей частоты TCK до 5 кГц – это не проблема самого процессора 1892ВМ14Я. Чтобы не подумали, что я все валю именно на него.

Практика показывает, что процентов 95% нестабильности работы тестов периферийного сканирования вызвана схематикой платы, а не несовершенствами компонентов в части JTAG. Каким бы совершенным не был САПР разработки тестов, видящий все Enable, Disable и тому подобное, всегда найдется какой-то косвенный сигнал, который «через что-то» случайно может все обвалить. И в зависимости от частоты, количества векторов, цепей и драйверов, это событие может произойти, а может не произойти. Такое я наблюдал много раз, сидя с осциллографом на линиях сброса и питания исследуемых плат. А у 1892ВМ14Я еще и 25 Compliance Patterns… И, кстати, пара Compliance не выполнена. Там, где должен быть ноль для обеспечения периферийного сканирования, идет частота с генератора.

В пользу того, что дело не в частоте, как таковой, говорит и то, что тест инфраструктуры (Capture, ID-code и TRST) проходит у 1892ВМ14Я при любой частоте, а значит целостность сигналов JTAG не страдает особо сильно при повышении TCK.

По поводу второй проблемы, как я уже написал вчера, скорее всего, именно так все и реализовано на уровне кристалла, и тут ничего не изменишь. Это я по поводу линий под ОЗУ. Нам раньше встречались «сырые» BSDL, где разработчик, опасаясь некорректной работы «закрывал» те или иные ячейки для работы. Сделать это, не уменьшив длину регистра периферийного сканирования (которую, конечно же, нельзя уменьшать ни в коем случае), иногда бывает просто: ячейки просто объявляются внутренними. Так вот, здесь видно, что нет никаких «закрытых» ячеек.

Итак, подведем небольшой итог проверки отладочной платы Салют ЭЛ-24ОМ1 с процессором 1892ВМ14Я на предмет периферийного сканирования.

Из позитивного:
💡Имеется корректный рабочий BSDL-файл на процессор (что уже является великой ценностью в сегодняшнем мире).
💡Можно добиться работающего теста межсоединений, причем, с довольно большим количеством тестовых векторов и цепей в тестовой таблице истинности.

Из негативного:
🗜Вышеупомянутый тест стабильно работает только на частотах TCK от 1 до 5 кГц. В BSDL от ЭЛВИСа заявлена максимальная частота TCK: 10 МГц. Требуется дальнейшая отладка.
🗜Уже описанная в посте ранее проблема однонаправленности ячеек bscan на линиях оперативной памяти. Судя по всему, эту проблему «отладить» как первую не удастся. По BSDL «железно» видно то, что ячейки у линий ОЗУ идут одна за другой, никаких спрятанных «internal», как это бывает, не наблюдается.

Напишите в комментариях, удалось ли вам поработать с периферийным сканированием 1892ВМ14Я, и были ли проблемы?

Работа светодиодов на отладочной плате разработки Сергея Беззубова, произведенной российской компанией Аркос-Дизайн по заказу АО Эпсилон. Создано приложение ActiveTest, весь банкет только за счет регистра сканирования. Конфигурация, как я писал в посте выше, стерта совсем. Но на этих же светодиодных линиях регистр не хочет пока что читать себя ((

Что ж, с FPGA JFMK50T4 от Shanghai Fudan Microelectronics оказалось все не так-то просто, как хотелось бы. Если раньше, в случае с BMTI у нас один в один подходили BSDL-файлы от Xilinx, то здесь пришлось поковыряться. И более того, если возникнет необходимость, видимо придется разбираться с BSDL и далее. Сейчас BSDL вполне рабочий, но есть нюансы. Приличная часть ячеек может только выставлять данные, а считывать данные не хочет. Но есть и «нормальные» ячейки, которые корректно делают и «drive» и «sense».

Вкратце, что пришлось сделать. Китайская сторона на самом деле предоставила даже BSDL. Но открыв этот BSDL, увидел, что соответствующей чипу Fudan является только часть, описывающая регистр Boundary-Scan. Пинмап и порты оставлены от Xilinx. Это было и болью и удачей одновременно. Боль в том, что нужно было переделывать, а радость в том, что Fudan в описании регистра дал подсказку о физическом расположении пинов и соответствии им ячеек, благо в названиях многих IO имелся номер шарика BGA. Почему так? Подозреваю, что BSDL был сделан не для периферийного сканирования, где нужны физические пины, а для корректной работы в Vivado.

Какие-то пины все же пришлось додумывать самому, не все были в подсказке. Особенно такие, как PROGRAM_B, который у Xilinx всегда должен быть в «1», чтобы работало периферийное сканирование, а здесь все работает только при «0». Тоже загадка.

Судя по всему, требуется тонкая настройка BSDL, которая является довольно кропотливым делом. Однако следует заметить, что даже с таким BSDL удалось протестировать и стереть конфигурационную флэшку FM25Q128A (тоже Fudan Micro), воспользовавшись моделью от западного аналога.

Скоро опишем все мытарства в статье, ссылку обязательно дадим. А пока, ниже предоставляем видео со светодиодами!

Продолжение предыдущего поста 👆

Опытные пользователи систем периферийного сканирования знают, что за счет автоматического теста микросхем ОЗУ порой иногда обеспечивается чуть ли не половина тестового покрытия плат. Если бы память не напаивалась, была бы в планках, то проблем бы (почти) не возникло бы. А с таким раскладом, чтобы протестировать, скажем, пайку процессора, нужно размещать контактные площадки и использовать ICT-адаптер. А пайку микросхем памяти – ну если мы, например, используем адаптер ICT на этих линиях, то там где-то в недрах, значит, подключен DIOS, его можно и использовать для генерации и запуска тестов ОЗУ. Но для этого-то тест ОЗУ с помощью периферийного сканирования и нужен, чтобы не ставить контактных площадок: на чувствительных линиях памяти им совсем не место!
Что ж, будем смотреть дальше!

Итак, спустя, можно сказать, годы, дотянулись руки до Элвиса (1892ВМ14Я). Коллега разбирается пока что. Ну, вот никак раньше не попадал к нам сей зверь. Уж и китайцы были, и наши все были… Промежуточный результат: стандарт IEEE1149.1std там выполнен и работает. Со странностями, конечно. И требуется выполнить энное количество Compliance Patterns (вообще в BSDL их 25, учтите это, разработчики плат, изучайте BSDL). Но это все поправимо.

Вот что странно и ведет к значительной потере тестового покрытия – так это то, что линии процессора, которые идут к оперативной памяти хоть многие и имеют атрибут “inout bit”, но в регистре сканирования они - только входные, выходных или bidir-ячеек нет. Кстати, это нарушение правил BSDL. Зачем тогда, в принципе, реализованы там ячейки периферийного сканирования? С однонаправленностью не создашь тест памяти с помощью регистра boundary-scan: для многих линий нужно и чтение и запись.