#Цікавий_факт

Власний чіп спроектований на Open source? Чат це реально?

Зараз свій ASIC вже можна спроєктувати практично самостійно, причому є відкриті PDK під досить старі, але реальні техпроцеси 130 та 180 нм. Наприклад SKY130, IHP SG13G2 та GF180MCU. Вони містять технологічні правила, моделі транзисторів, бібліотеки стандартних комірок та все необхідне для проєктування мікросхеми. Tiny Tapeout зараз прямо підтримує SKY130, IHP SG13G2 та GF180MCU.

А далі використовується цілий набір open-source інструментів.

Verilog/SystemVerilog — тут описується сама логіка майбутнього чіпа.

Icarus Verilog або Verilator — симулятори, якими перевіряють, чи правильно працює написана логіка ще до створення фізичної схеми.

Yosys — синтезатор. Він перетворює Verilog у netlist, тобто набір логічних комірок і з’єднань, з яких потім будуватиметься фізичний чіп.

LibreLane — автоматизований RTL-to-GDS flow. Він проходить більшу частину шляху від netlist до готового фізичного layout. OpenROAD всередині займається floorplan, розміщенням комірок, тактуванням і трасуванням.

Magic і KLayout — перегляд та перевірка фізичного layout. Вони дозволяють перевірити DRC, тобто чи не порушує схема технологічні правила виробництва.

Netgen — LVS, перевірка, чи відповідає фізичний layout схемі, яку ми хотіли зробити.

ngspice — SPICE-симулятор для аналогових частин і перевірки поведінки транзисторів та інших елементів на рівні електричних схем.

Є навіть готовий IIC-OSIC-TOOLS, який збирає LibreLane, Yosys, OpenROAD, Magic, KLayout, Netgen, ngspice та PDK в одному Docker-оточенні.

Тобто типовий шлях виглядає приблизно так:

Verilog → симуляція → Yosys → LibreLane/OpenROAD → DRC/LVS → GDSII → виробництво.

А вже GDSII відправляється на shuttle, де дизайн розміщують разом з іншими проєктами на одній кремнієвій пластині. Саме так зараз люди й отримують свої перші справжні ASIC, не маючи власного заводу.

Хата Радіотата