#вакансия #FPGA #RTL #Verilog #SystemVerilog #Xilinx #PCIe #hardware #lead #remote

🔸 Lead FPGA Engineer — AI Inference
🔸 Компания: Bespoken AI
🔸 Локация: remote
🔸 Занятость: part-time / full-time

Bespoken AI — новый AI Hardware стартап от создателей Яндекс Алисы, SberDevices, фаундеров Acclaim (ex Aiphoria).

Команда с нуля разрабатывает собственный FPGA-ускоритель для запуска LLM и speech-моделей. Уже есть первый PoC, проверены основные технические риски и сформированы первоначальные спецификации. Следующая цель — примерно за 6–8 месяцев создать MVP. Первый клиент уже есть.

Ищем сильного hands-on Lead FPGA Engineer, который возьмёт на себя техническое ownership всей FPGA/hardware части проекта.

Это не классический people management: нужно самому глубоко разбираться в FPGA, видеть, как из отдельных компонентов собирается целая система, валидировать работу других инженеров и при необходимости самостоятельно писать/править RTL.

🔸 Задачи:
— Ownership FPGA top-level integration и builds
— Интеграция RTL и IP-блоков в единую систему
— Разработка, доработка и review RTL на Verilog/SystemVerilog
— Floorplanning и timing closure
— Constraints и build flow
— PCIe + DMA integration
— QDMA / XDMA или аналогичные DMA/IP решения
— Hardware bring-up и debugging
— Проверка host ↔ FPGA data transfers
— Валидация компонентов, разработанных другими инженерами
— Определение module interfaces и integration requirements
— Координация и технический контроль FPGA-контракторов
— Выстраивание воспроизводимого FPGA development/build process

🔸 Критичные требования:
— Сильный hands-on FPGA background
— Verilog / SystemVerilog
— Опыт top-level integration крупных FPGA designs
— Floorplanning / timing closure
— PCIe / DMA
— QDMA / XDMA или аналогичные решения Intel/Altera / сторонних вендоров
— Hardware bring-up / debugging
— Способность самостоятельно довести design от RTL/IP-блоков до работающей системы на железе
— Готовность при необходимости самостоятельно писать/править RTL

🔸 Особенно интересно:
— AMD/Xilinx UltraScale / UltraScale+ / Versal
— Alveo
— multi-SLR designs
— Intel/Altera
— HBM / bandwidth-intensive designs
— AXI4 / AXI4-Stream
— CDC / backpressure
— DSP / BRAM / URAM optimization
— pipeline balancing / register retiming

Опыт с multi-SLR желателен, но не обязателен.
Опыт именно с Xilinx/AMD также не является жёстким фильтром — сильных специалистов с Intel/Altera готовы рассматривать.

AI/ML background не требуется. Для этой роли гораздо важнее глубокий практический опыт FPGA и способность взять техническое ownership всей hardware части.

🔸 Условия:
— Remote без ограничений по локации
— part-time или full-time (при условии hands-on с RTL)
— Очень ранняя стадия и возможность фактически возглавить FPGA/hardware направление продукта

🔸 Контакт:
Telegram: @greatsuvorova (Екатерина)