FPGA-Systems Events

Всем привет, меня зовут Евгений Малышев, наша команда занимается разработкой имплантов для мозга - устройств с сотнями электродов, являющихся основной нейроинтерфейсов, зрительных протезов и т.д., у нас большой опыт в области микрофабрикации (сам 80% времени провожу проектируя фотошаблоны и работая в чистых помещениях) и бэкграунд в области микроэлектроники (например, мой диплом бакалавра посвящен HEMT и СВЧ-электронике).

В настоящее время для передачи сигналов на электроды мы используем схему на дискретных компонентах (куча мультиплексоров и "делителей" напряжения, управляемых сдвиговыми резисторами), но очень хочется сделать целиком имплантируемую систему, причем функционал таких асиков как Intan RHS 21... нам более чем избыточен.

В связи с этим мы ищем героя, которому было бы интересно присоединиться к нашему проекту (как минимум на время) и разработать кристалл для последующего заказа в wafer space и т.д. Проект инициативный, у нас нет больших грантов, но тысяч 400-600 в ближайшее время найти сможем.

Краткое техническое описание: чип получает последовательность адресов куда направить стимулирующий импульс (импульсы идут раз в 50-100 мс), а также множители амплитуды (некоторые электроды близко к чувствительным клеткам и на соответствующих выходах напряжение стимула кратно уменьшаем), на основе полученных цифровых сигналов (например, подать стимул на выходы 15, 36, 99) кристалл в начале такта стимуляции коммутирует ключами аналоговый вход или встроенную в кристалл АЦП с транзисторными сборками выбранных аналоговых выходов (сборка, например, 4 бита, что позволяет выбирать коэффициент усиления от 1/8 амплитуды аналогового входа до 15/8 = 1 + 1/2 + 1/4 + 1/8). Важно что сигнал биполярный, амплитуда от пары милливольт до ~4 вольт.

Кстати Lattice обьявили о новом семействе Mach-N2, новое семейство secure-control FPGA на платформе Nexus 2.
Подробнее https://www.latticesemi.com/en/About/Newsroom/PressReleases/2026/Lattice-Expands-Secure-Control-FPGA-Leadership-with-New-Lattice-Mach-N2-Family

Кроме того анонсирован Lattice Prompt, который по факту MCP, обещают тесную интеграцию с каждым шагом разработки и анализа отчетов:
https://www.latticesemi.com/en/Products/DesignSoftwareAndIP/FPGAandLDS/Lattice-Prompt
Юзергайд на почитать https://www.latticesemi.com/api/document/download?id=55351

Больше FMC богам FMC: Alinx показали новую отладочную плату BZ11 с четырьмя FMC, в качестве мозгов по умолчанию SoM модуль с MPSoC XCZU11EG

К этому делу кстати Sundance опубликовали практический гайд посвященный видам FMC, полистать на вечер: https://www.sundancedsp.com/mixing-and-matching-fmc-and-fmc-boards-a-practical-guide/

Автор @ratragor с радостью примет критику и комментарии по статье: https://habr.com/p/1078296/

Jane Street запустили новый ASIC Challenge - на этот раз предлагают спроектировать настоящий open-source чип, а лучшие проекты обещают затейпаутить за свой счёт.

Задача довольно интересная: сделать general-purpose protocol emulator ASIC.

Идея в том, чтобы вместо отдельных UART, SPI и I2C контроллеров сделать универсальный программируемый контроллер, способный через GPIO реализовывать разные, в том числе кастомные, протоколы уже после изготовления чипа.

Первое, что тут приходит в голову, - PIO из Raspberry Pi RP2040. Собственно, сами Jane Street тоже приводят его в качестве одного из источников вдохновения.

https://rp2040pio-docs.readthedocs.io/en/latest/pio-programs.html

И тут, мне кажется, самое важное понять, где заканчивается FSM и начинается микроконтроллер 😁

Пару слов о формате. Когда задачка выходит за рамки одного дня, как мне кажется, она превращается из интересной головоломки в полноценный сайд-проект. Наверное, единственное, что подкупает в этом челлендже - Jane Street обещают затейпаутить самые интересные решения и отправить готовые чипы разработчикам. Честная это компенсация за такой объём работы или нет - решайте сами.

Если решили поучаствовать, в комментариях к посту можно найти единомышленников и организовать самосбор команд.

Основные правила: дедлайн - 18 января 2027 года, технода - IHP 130 nm CMOS5L, площадь - примерно 1 мм^2.

Остальные подробности смотрите в блоге Jane Street.
https://blog.janestreet.com/protocol-emulator-asic-competition/

Продолжая рфсоковое: Alinx показала новую плату HEA47: на ней встретились RFSoC ZU47DR и NVIDIA Jetson AGX Orin/Thor через PCIe Gen3 x8
пока только на китайской версии сайта с ценой ￥100000.00

#вакансия #SignalProcessing #DSP #SerDes #CoherentOptics #FPGA #semiconductor #photonics #AIhardware #Paris #relocation

🔸 Signal Processing Engineer
🔸 Компания: Arago
🔸 Локация: Париж 🇫🇷; помогаем с релокацией начиная от визы и поиска жилья.
🔸 Занятость: full-time
🔸 Формат: on-site (Париж)
🔸 Уровень: middle/senior, конкурентная компенсация + значимый equity

Arago — французский deep-tech стартап. Строим AI-inference серверы на прорыве в co-packaged optics: архитектура уже taped out и снижает стоимость $/M токенов в 10–30×. Работаем в stealth, есть контракты с AI-лабами, подняли $100M+ от Tier-1 VC и полупроводниковых ветеранов.

Ищем Signal Processing инженера на стык физического и цифрового слоёв: переводишь железную реальность в математическую ясность. Работаешь руками с optics / analog / digital командами над со-оптимизацией compute engine. Твой основной инструмент — C/C++.

🔸 Задачи:
— Разрабатывать DSP-алгоритмы (FFE/DFE/CTLE, adaptive filtering, channel estimation, CDR, FFT, dispersion compensation, MIMO, beamforming, pulse compression) — от математики до продакшн-кода
— Переводить hardware-решения optics/analog/digital команд в модели, влияющие на чип и качество AI-модели
— Строить внутренние инструменты для симуляции и оптимизации железа
— Моделировать шум, искажения сигнала и light-matter interaction, давать математическое обоснование архитектурным решениям

🔸 Требования:
— От 2 лет hands-on разработки DSP-алгоритмов (не менеджмент/интеграция/тестирование) — приоритетный бэкграунд: coherent optics или SerDes/high-speed transceivers
— Сильная математическая база: linear algebra, probability/estimation theory, optimization, numerical methods
— MSc/PhD Applied Math, EE, Physics)
— Python (NumPy/SciPy) для прототипирования и моделирования алгоритмов
— C/C++ как основной инструмент — production-реализация (low-latency / embedded / FPGA-host)
— Разговорный английский

🔸 Контакт: TG @AnnPaMi (Анна) · anna.miroshnichenko@arago.inc

#вакансия #FPGA #drivers #Runtime #LinuxKernel #PCIe #hardware #senior #remote #parttime

🔸 Senior Runtime Software Engineer / Driver Developer
🔸 Компания: Bespoken AI
🔸 Локация: любая страна
🔸 Занятость: part-time ~20 часов в неделю
🔸 Формат: remote
🔸 Перспектива: переход на full-time после MVP

Bespoken AI — новый AI Hardware стартап от создателей Яндекс Алисы, SberDevices, фаундеров Acclaim (ex Aiphoria).

Команда с нуля разрабатывает собственный FPGA-ускоритель для запуска LLM и speech-моделей. Уже есть первый PoC, проверены основные технические риски и сформированы первоначальные спецификации. Следующая цель — примерно за 6–8 месяцев создать MVP. Первый клиент уже есть.

Ищем Senior low-level / systems engineer с сильным опытом FPGA и device drivers.

Роль находится на границе software ↔ hardware: нужно разрабатывать runtime и driver layer, через который host-система взаимодействует с FPGA accelerator.

🔸 Задачи:
— Разработка runtime software для FPGA/GPU accelerators
— Работа с FPGA drivers и accelerator backends
— Разработка low-level API
— Работа с PCIe и DMA
— Memory management и synchronization
— Data movement между host и accelerator
— Asynchronous / concurrent execution
— Profiling и поиск bottlenecks на уровне software / memory / PCIe / hardware
— Оптимизация latency и throughput
— Доведение runtime от prototype до production-ready системы

🔸 Критичные требования:
— Senior уровень и высокая самостоятельность
— Сильный C/C++ или Rust
— Глубокий практический опыт с FPGA
— Опыт разработки или модификации device drivers
— Понимание KMD / UMD
— PCIe, DMA, memory management, synchronization
— Опыт asynchronous / concurrent / low-latency systems

Особенно интересно:
— Xilinx XDMA / QDMA drivers
— XRT
— custom device drivers
— PCIe-attached accelerators
— Linux Kernel / driver development
— RDMA / GPUDirect / NIXL

Опыт с LLM / AI inference будет плюсом, но не обязателен. Для этой роли знание FPGA и драйверов значительно важнее опыта с нейронными сетями.

🔸 Условия:
— Remote из любой страны
— Сейчас part-time, ориентир ~20 часов в неделю
— После MVP через ~6–8 месяцев возможен переход на full-time
— Достойная компенсация в USD
— Очень ранняя стадия и возможность напрямую влиять на архитектуру продукта

🔸 Процесс:
1) Техническое интервью с CTO и Tech Lead — ~1 час
2) Финальная встреча с ко-фаундерами — ~1 час

🔸 Контакт:
Telegram: @greatsuvorova (Екатерина)

#вакансия #FPGA #AI #LLM #hardware #senior #remote #fulltime #parttime

🔸 Kernel Generation Engineer (Senior)
🔸 Компания: Bespoken AI
🔸 Локация: любая страна
🔸 Занятость: full-time / part-time
🔸 Формат: remote

Bespoken AI — новый AI Hardware стартап от создателей Яндекс Алисы, SberDevices и фаундеров Acclaim (ex Aiphoria).

Команда с нуля разрабатывает собственный FPGA-ускоритель для запуска LLM и speech-моделей. Уже есть первый PoC, проверены основные технические риски и сформированы первоначальные спецификации. Следующая цель — за 6–8 месяцев создать MVP. Первый клиент уже есть.

Ищем сильного Senior-инженера на стыке AI и hardware. Важно, чтобы человек был самостоятельным: мог работать в условиях ранней стадии и технической неопределенности, сам предлагать решения, проверять гипотезы и доводить их до работающей реализации.

🔸 Задачи:
— Разработка и оптимизация high-performance kernels и megakernels для AI inference
— Kernel generation и Python generators
— Tiling, operator fusion, buffering, scheduling
— Memory placement, data movement, latency hiding
— Оптимизация использования ресурсов ускорителя
— Тестирование, validation и performance experiments в симуляции
— Автоматизация генерации и оптимизации kernels, в том числе с использованием AI

🔸 Критичные требования:
— Senior уровень и высокая самостоятельность
— Глубокое понимание LLM inference на математическом и архитектурном уровне
— Attention, KV-cache, prefill/decode
— Понимание compute pipelines, memory hierarchy, data movement, resource constraints и execution scheduling
— Знание подходов к оптимизации inference: tiling, fusion, buffering, latency hiding

Будет плюсом:
— Опыт разработки kernels для FPGA / GPU / SIMD / VLIW или других accelerator architectures
— CUDA, Triton, Pallas, TVM, MLIR, XLA
— Autotuning, program synthesis, evolutionary search
— Архитектурные симуляторы, performance traces / hardware counters
— Quantization / mixed precision

🔸 Условия:
— Remote из любой страны
— Full-time или part-time
— Достойная компенсация в USD
— Очень ранняя стадия и возможность напрямую влиять на архитектуру продукта

🔸 Контакт:
Telegram: @greatsuvorova (Екатерина)

📚 Собрали для вас подборку полезных Telegram-каналов для инженеров и разработчиков электроники.

Если вы интересуетесь электроникой, схемотехникой, печатными платами, микроконтроллерами, FPGA и Embedded-разработкой — эта подборка поможет найти ещё больше качественного инженерного контента.

Внутри вас ждут:
🔹 практические материалы по разработке электроники;
🔹 разборы реальных инженерных задач;
🔹 статьи, руководства и полезные рекомендации;
🔹 обзоры компонентов, технологий и инструментов;
🔹 проекты, эксперименты и опыт разработчиков.

Подписывайтесь, сохраняйте подборку и пополняйте свою инженерную ленту действительно полезными материалами.

👉 Подборка Telegram-каналов: ссылка

PolarFire FPGA Design Contest 2026

Microchip в партнерстве с DigiKey приглашает студентов и инженеров к участию в конкурсе! Конкурс дизайнов в трех глобальных треках
1. PolarFire SoC Discovery kit: дизайн с акцентом на RISC-V, интерфейсы, обработка видео и легкие edge-AI решения
2. PolarFire SoC Icicle Kit: дизайн с фокусом на продвинутый edge computing/AI-ML ускорители, Linux
3. PolarFire Splash Kit: акцент на высокопроизводительное ускорение на ПЛИС, высокоскоростные интерфейсы и видеообработка, data-intensive приложения
Заявки до 3.10.2026 и отбор до 28 ноября, после чего командам разошлют devkitы; дизайн и разработка до 27.03.2027, а победителей определят 15.05.2027
в каждом треке определят победителя который получит $2000, и второе место на $1000, а так же самую крутую инновацию отдельно угостят $1000

Подробнее: https://www.microchip.com/en-us/campaigns/polarfire-fpga-design-contest?utm_source=linkedin&utm_medium=social&utm_campaign=FPGADC26

Четвертый выпуск журнала FPGA Horizon от Адама Тейлора! в номере:
- FPGA в концепте чипопокалипсиса
- мнение насчет безопасности FPGA в облаках
- о проектировании с LPDDR5-FPGA
- о легаси в FPGA и миграции на современные платформы
- про целостность сигналов и валидации FPGA
- парни из Black Mesa про AI-ассистента для работы с EDA-файлами
- UVVM
- про устойчивость дизайна на Versal
- OpenLogic про опенсорс подход к разработке на FPGA

Всем добрый вечер
Хочу обратиться к специалистам

Ищу FPGA-инженера для краткой консультации по технической реализуемости архитектурного проекта. У меня выданный патент на изобретение на аппаратную архитектуру изоляции и контроля для процессоров
Сейчас необходимо оценить трудоёмкость и особенности переноса ключевых механизмов на ПЛИС для создания демонстрационного Proof-of-Concept.

Может кто спец дать небольшую консультацию?

Вообще хотя этот портал и клевый, тот же нишевый Алиэкспресс он в себя не собирает. В чате же часто по кругу крутят ссылки и названия отладочных плат с Али и Озона, зачастую одних и тех же, почему бы не собрать все в кучу? Предлагается как раз такое решение https://fpga-sys.github.io/boards/
Присылайте мне в личку или в бот @suggestmenews_bot платы, которые стоит внести, с условием что с ней уже удалось поработать и может даже поднабить шишек:
- рабочая ссылка на лот в магазине + название платы
- ссылка на документацию/репозитории/сам архив документации
- ссылка на обзор/заметку (при наличии), в идеале самостоятельный краткий обзор (md-файл + фото)
либо гит пул реквест в репозиторий сайта

AMD (prev. Xilinx) кстати выкатили AI-чат на базе собственной документации: https://vivado.amd.com/chat
На русском вполне отвечает, в конце как правило дает список документов на базе которых составил ответ, историю чата как будто бы не хранит
Уже опробовали? DocNav пододвинется?

Pepper FPGA Challenge

Компания Pantherun Technologies приглашает к участию в конкурсе идей разработки на FPGA без ограничений сферы применения. Топ 200 заявок получат отладочную плату от организатора

FPGA (Altera)
System Memory- 2GB
QSPI Flash 64MB
3 x 10/100/1000Mbps Layer 2 switch ports,
within 1 PoE port
2 USB 3.0 ports (Type-A/Type-C)
MicroSD Card
Quectel 5G/4G module and Wi-Fi 6 module
40 pin GPIO connector(Rasberry pie compatible)
Power over USB Type-C
RTC
Buttons for reset and power and necessary LEDs
JTAG
Debug Console
EEPROM
Watch Dog

Конкурс проходит до 30 сентября 2026. Победители будут объявлены 5 октября
Подробнее: https://pepper.pantherun.com/pepper-contest-registration/