Ранее мы говорили про HBM (Hight Bandwith Memory) - такую широкую шину сделали благодоря тому что соеденили стопку из 8–16 DRAM-кристаллов и прожгли насквозь лазером в тысячах мест (Through-Silicon Vias), "залив" эти колодцы медью - получились сквозные медные столбики соединяющие все слои. Однако этот сендвич очень сильно греется (особенно в нижних слоях), полезная площадь кристалов уменьшается (из-за дыр), + высокое сопротивление + сам процесс очень дорогой.
Даже за очень много денег не получается собрать стопку из более чем на 48GB (на чип)
ZAM: Интерконнект между слоями идёт диагонально внутри стека, а не строго вертикально (под углом к оси Z). И там какой-то "беспроводной" (бесконтактный) интерконнект между слоями памяти, что улучшает тепловые характеристики. То есть передача сигнала между слоями идёт не через сплошной столбик меди, а через какую-то форму индуктивной/ёмкостной связи (детали Intel пока не раскрывает). Однако утрвеждается что стек можно будет собирать аж 512 GB на чип с 2-3 раза более высокой пропускной способностью, греться и потреблять это все будет меньше, да и сам провесс производства значительно дешевле.
Комерческий запуск будет только в 2029 году, и если все получится у SK Hynix, Samsung и Micron появится серьёзный конкурент. Известно что Япония (правительство) вкладывается в этот проект чтобы вернуть себе былую славу производителей электроники, но есть определнный скепсис насчет сроков - до 2029 года может все поменятся еще не раз. Первые прототипы будут доступны в 2027 году - так что лично я держку пальцы крестиком, а вы?
(BTW что-то лайков все меньше и меньше)
Post #475
990
Work & Beer Balance Я уже начал плавать в аббревиатурах разновидностей RAM, так что делаю короткий читшит: - DDR5 SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory) - 5-ое (текущее) поколение памяти. Отличается очень низкой латентностью. (От нее далее буду отталкиваться)…
- ❤ 15