🔬 Горизонты технологий. Микроэлектроника. 3D DRAM. Китай

Вертикальные 2T0C-ячейки и архитектура 4F²: путь к монолитной 3D DRAM

Исследовательские группы во всем мире ведут активные работы по поиску альтернатив классической DRAM-ячейке, развитие которой все сильнее ограничивается физическими и технологическими барьерами. Одной из наиболее перспективных концепций считается безконденсаторная DRAM-ячейка архитектуры 2T0C (2 транзистора, без конденсатора), способная обеспечить дальнейшее масштабирование плотности памяти и создать основу для монолитной 3D DRAM.

Ограничения традиционной DRAM

Классическая DRAM-ячейка строится на архитектуре 1T1C и занимает площадь порядка 6F², где F — минимальный технологический размер. Хранение информации осуществляется за счет заряда в отдельном конденсаторе, размещение которого становится все более сложным по мере уменьшения геометрических размеров.

Дополнительной проблемой является трудность вертикального масштабирования: формирование высокоаспектных конденсаторов усложняет производство и ограничивает возможности многослойной интеграции.

Архитектура 2T0C и площадь 4F²

В архитектуре 2T0C отдельный накопительный конденсатор отсутствует. Хранение данных осуществляется за счет паразитной емкости и зарядовых эффектов в транзисторных структурах.

Типовая ячейка состоит из двух транзисторов — одного для записи и одного для чтения — что позволяет реализовать ячейку площадью порядка 4F², то есть примерно в 1,5 раза меньше, чем у традиционной 6F² 1T1C-ячейки.

Такое сокращение площади достигается благодаря применению вертикально-канальных транзисторов и компоновок с двойным затвором (dual-gate), где элементы могут размещаться друг над другом, формируя компактную объемную структуру.

Роль оксидных полупроводников (IGZO)

Ключевым элементом современных 2T0C-реализаций является использование тонкопленочных транзисторов на основе оксида индия-галлия-цинка (IGZO). По сравнению с кремнием IGZO обладает существенно меньшим током утечки, что критически важно для безконденсаторных DRAM-ячеек. Низкая утечка позволяет удерживать заряд в ячейке в течение сотен секунд, даже при повышенных температурах (до 85 °C).

Дополнительным преимуществом IGZO является возможность формирования транзисторов при относительно низких температурах, что делает такие структуры совместимыми с BEOL-процессами и, следовательно, пригодными для наращивания слоев памяти поверх логических схем. (..)