Мы записали две двухчасовые лекции - одну на английском, другую на русском. В них Леван Чагелишвили, инженер в Грузии, делится своим опытом разработки варианта CORDIC-дизайна и его прототипирования на FPGA. Затем тот же RTL-дизайн проходит синтез, размещение и трассировку по маршруту проектирования RTL2GDSII для изготовления чипа ASIC через Tiny Tapeout.

Вторая часть на русском - https://youtu.be/tO6dwd8vdnk

Первая часть на английском с русскими вопросами - https://youtu.be/yU27WDcp42Q