Юрий Панчул

Андрей Солодовников написал важную для вузовского образования заметку на Хабре про то, как мы с ним и Дмитрием Петренко построили за лето возможность запускать одни и те же программы на Си и RISC-V ассемблере на разных комбинациях процессорных ядер (APS из МИЭТ, YRV) и 50-ти FPGA плат (Xilinx, Altera, Lattice, Gowin), которые поддерживаются в инфраструктуре BGM (Basics Graphics MUsic) и будут использоваться на занятиях Школы Синтеза Цифровых Схем, новый сезон которой стартует в эту субботу 10 октября.

https://habr.com/ru/articles/1091540/

Я раньше ругал людей который пишут посты с помощью ИИ, но решил написать такой пост сам. Пост ниже сгенерен ИИ от первой до последней буквы (кроме картинки, ее нарисовал я сам). При этом, как честный человек, я привожу промпт. Также оправданием служит то, что речь идет не о чем-то абстрактном, а о моей конкретной (скорее всего не оригинальной) методе генерить код, натравливая один ИИ (claude) на другой (codex). Чтобы они соревновались друг с другом, писали разборы конкурента и сравнения, исправляли у себя найденные конкурентом ошибки и заимствовали его ценные идеи.

Мой промпт и пост ИИ:
https://habr.com/en/articles/1091320

Выступил с докладом через Zoom на конференции SEMICONUZ в Узбекистане. Заметил два момента:

Момент 1. Судя по вопросу преподавательницы из Ферганского политехнического института, в Узбекистане наверное ведутся дискуссии "кодописатели против физиков". То есть обсуждают, достаточно ли программировать софтвер на уже сделанных чипах и дизайнить на верилоге логику - или нужно вводить курсы физики полупроводников. Это впечатление подкрепил и доклад хорошо известного мне Нурсултана Кабылкаса про первый чип в Казахстане (Нурсултан делал PhD в Университете Калифорнии Санта-Круз и работал в AMD с Тимуром Палташевым).

Моя позиция по вопросу: хотя описанный мною в презентации процесс проектирования цифровых чипов в электронных компаниях (маршрут RTL2GDSII) построен так, чтобы максимально изолировать проектировщиков логики от физики - несмотря на это, физика в этом процессе все-таки проявляется:

1) Проектировщикам библиотек стандартных ячеек (ASIC standard cell library) нужно понимать физику того, из чего они строят всякие AND-OR, MUX2, DFF (D-Flip-Flop) примитивы и откуда берутся их параметры (пикосекундные задержки и фемтоваттное энергопотребление).

2) Разработчикам программ автоматизации проектирования, Electronic Design Automation (EDA), в частности статического анализа тайминга и физического проектирования, размещения и трассировки - нужно тоже понимать физику процесса, так как она там все время просачивается: значения на проводах скачут и устаканиваются только к концу такта (период которого нужно вычислить, причем задержки зависят от физических эффектов не только в транзисторах, но и на проводах.

3) В каждом ASIC-е есть не только цифровая, но и аналоговая часть, даже всякие датчики температуры внутри самого чипа, чтобы регулировать частоты и напряжения динамически.

Короче Узбекистан - это достаточно крупная страна, чтобы готовить специалистов по всему спектру микроэлектронной экосистемы. "Отец алгебры" Аль-Хорезми, аль-Бируни и Улугбек не одобрили бы что потомки вообще задают такие вопросы.

Момент 2. Судя по программе конференции и по докладу Нурсултана, в Средней Азии очень популярна китайская программа One Student One Chip. Программа действительно великолепна, появилась в правильное время (2019) в правильном месте (китайский институт ICT делал суперскалярные чипы Loongson еще 25 лет назад), с правильным контентом (от RISC-V до tapeout) и получила заслуженный успех (больше 10 тысяч студентов).

Вы ожидаете частицы "но"? (как писал Александр Сергеевич Пушкин в "Оде Его Светлости князю А. Н. Голицыну") Да, это "но" есть у меня. Насколько я понял (поправьте если я ошибаюсь), программа OSOC центрируется вокруг процессора общего назначения, CPU, и взаимодействия хардвера и софтвера. Но (!) на этом мир микроэлектроники не заканчивается: быстрый интернет, быстрая трехмерная графика и быстрые ИИ-ускорители стали возможны именно потому что создатели сетевых чипов (Juniper конца 1990-х), GPU и ML ускорителей (Google TPU и другие) - вывели большую часть обработки данных из процессора общего назначения. Что я упомянул в своих слайдах.

Все слайды и видео по идее будут на сайте конференции после ее окончания.

Развиртуализовались с комрадом Sergey Vinnichenko который часто бывает у меня в комментариях. На моей майке Улисс не имеет вообще никакого отношения к фильму. Такие майки раздал Самсунг разработчикам компонента для телефонов с таким внутренним названием, причем еще до выхода фильма, просто так совпало.

Сергей живет в Сан-Диего и работает в Synopsys (кто не знает - это одна из двух главных компаний (вторая Cadence) которая делает софтвер для всех ASIC дизайнеров, то бишь хранитель мудрости мировой микроэлектроники).

Сергей подарил мне японский садовый нож для рытья земли и обрезки корней и мы пошли гулять. На пути от моего дома к центру города Саннивейл обсуждали окаянного забанившего меня Vladimir Churyukin. В частности что я сначала неправильно диагностировал главную разницу позициями. Главная проблема Чурюкина с моего угла зрения - это не замена Баша Питоном, а попытка заменить Верилог Ямлом. См. update к посту на Хабре https://habr.com/en/articles/1082650/

Далее обсуждали опыт Сергея с писанием софтвера для создания 3D чипов из чиплетов и предыдущий опыт с созданием софтвера для печатных плат. Вспомнили российскую группу PADS которую купил Mentor Graphics в 1996 году.

Потом зашли в супермаркет Whole Foods (говорят что он похож на московскую Азбуку Вкуса, но я в ней не был). Сергей купил суши, а я супы: гороховый и перловый с мясом.

На обратном пути обсуждали тусовку вокруг открытых средств проектирования:

* сменившего пол создателя Yosys (открытый фронт-енд для верилога) и PicoRV32 (популярное в начале движения RISC-V ядро с нестандартными прерываниями) Ксению Вольф,

* создателя открытого оптимизатора/синтезатора логики ABC берклиевца Алана Мищенко (в киевском детстве его вроде звали Алексей - я впервые встретил его на экзамене в киевскую группу МФТИ),

* причастность бывшего вице президента Mentor Graphics (ныне Siemens EDA) Сержа Лифа (в московском детстве Сергея) к финансированию проекта OpenROAD в Университете Калифорнии Сан-Диего деньгами от Пентагона/DARPA,

* мою дискуссию в LinkedIn с египетским разрабочиком OpenLane из почившей eFabless по поводу использования Docker-а в комбинации с виртуальными средами Питона - с последующим стиранием ветки в моем посте разгневанным египтянином,

* взаимоотношения eFabless (ныне реинкарнированный как chipFoundry.io) с американской фабрикой для военных SkyWater с покровительством от Гугла (финансировавшим бесплатное производство чипов с дизайнами студентов) в былые годы,

* растущий Tiny Tapeout (производство чипов для всех), его отношения с chipFoundry.io, университетом Лейбница в Германии и Global Foundry.

* манеру презентации ASIC технологий основателем TinyTapeout испанцем Матт Веном, с пританцовываниями во время семинаров. Контент его митапа в Стенфорде - нужно ли моделирование транзистора и schematic entry Wokwi если в аудитории хотят чтобы им показали как написать на верилоге собственный чип с RISC-V процессором.

Дома я показал Сергею платы Tang Nano 9K с Gowin FPGA, плату от Tiny Tapeout и нашу инфраструктуру Basics-Graphics-Music (BGM) которую окаянный забанивший меня Чурюкин считает "хорошей идеей, но отвратительным решением", а также мой темплайт для переноса дизайнов из BGM в TinyTapeout - и мы разошлись.

На всех платформах, на русском и английском

vk.ru

https://vkvideo.ru/video2345238_456239084
https://vkvideo.ru/video2345238_456239085

rutube.ru

https://rutube.ru/video/ad7b7aa934fae0a19ee2dcf6338216c0/
https://rutube.ru/video/2d73de3929df5f02ed1c7529c388678a/

youtube.com

https://youtu.be/yU27WDcp42Q?si=5LtMWY3jYPuZfQg3
https://youtu.be/tO6dwd8vdnk?si=JXtZyxoQGxQnqgSP

Мы записали две двухчасовые лекции - одну на английском, другую на русском. В них Леван Чагелишвили, инженер в Грузии, делится своим опытом разработки варианта CORDIC-дизайна и его прототипирования на FPGA. Затем тот же RTL-дизайн проходит синтез, размещение и трассировку по маршруту проектирования RTL2GDSII для изготовления чипа ASIC через Tiny Tapeout.

Вторая часть на русском - https://youtu.be/tO6dwd8vdnk

Первая часть на английском с русскими вопросами - https://youtu.be/yU27WDcp42Q

Два объявления:

27 сентября 2026 года митапа Verilog Meetup в Hacker Dojo не будет, потому что мы едем на Maker Faire в Вальехо!
4 и 11 октября 2026 года Verilog Meetup-ов тоже не будет, потому что Hacker Dojo переезжает в новый офис в Санта-Кларе!
Первый Verilog Meetup на новом месте предварительно запланирован 18 ноября 2026 года.

There will be no Verilog Meetup in Hacker Dojo on September 27, 2026, because we are going to Maker Faire in Vallejo!
There will also be no Verilog Meetups on October 4 and October 11, 2026, because Hacker Dojo is moving to a new Santa Clara office!
The first scheduled Verilog Meetup at the new location is tentatively scheduled for November 18, 2026.

Звонок начинаем по asic в Грузии https://bit.ly/yuri-panchul-zoom

Презентация на английском в пятницу
https://www.youtube.com/watch?v=yU27WDcp42Q

В субботу 19 сентября то бишь сегодня в 18.00 по Москве будет аналогичное на русском
https://bit.ly/yuri-panchul-zoom

We are going to start a call in 5 min https://bit.ly/yuri-panchul-zoom

Пост на Хабре - https://habr.com/en/articles/1082650/

Почти три года назад, когда я начал митапы Verilog Mettup в Hacker Dojo, на них пришел Владимир Чурюкин и когда посмотрел на мою инфраструктуру Basic-Graphics-Music, где баш-скрипты по имени платы строят проект, сразу сказал “А давайте перепишем все на питон”. И переписал! С оговоркой что это PoC, то бишь Proof of Concept, то есть он это проверил только на 5-ти платах, а не на всех 45-ти, как мой исходный репозиторий.

А теперь посмотрим что из этого получилось.

Так как я в это индустрии 40 лет и читал книжки Брукса и других еще когда ездил в трамвае в физматшколу и работал у мамы на работе на СМ-4, то я знаком с этой ситуацией более чем. Разработчик приходит в новый проект. Ковыряться в том что есть ему неинтересно, то что есть ему видится отвратительным, а аргументы, что существующее решение достаточно он отвергает. На предложение заняться новой фичей поверх существующей инфраструктуры он исчезает на некоторое время, а потом возвращается с “вот, смотрите, как нужно!” и показывает переписанную инфраструктуру.

Существующие люди на проекте на это смотрят, пару раз в это тыкают и говорят: “а вот оно не поддерживает это и это, а также вводит неудобство для пользователя вот тут и тут”. Тут в воздухе повисает неудобное молчание, потому что становится непонятно что именно хочет новый человек:

1. Лично сесть и написать все фичи, а не только proof of concept.

2. Указать другим, что они должны остановить все свои проекты, срочно выучить новый язык и библиотеки и переписать весь проект под его руководством.

3. Уломать прользователей смириться, что отныне программа поддерживает не 45 плат, а только 5, а также теперь программа не умеет находить где установлены тулчейны, и их пользователь должен ручками ввести в YAML файл. А также пользователь должен сам отлаживать случаи когда не работает драйвер в Linux, потому что новая программа не сказала пользователю сделать update в /etc/udev. Или случаи когда macOS объявляет файл от FPGA вендора malware.

4. Уломать прользователей смириться с двумя несовместимыми системами вместо одной: для одних плат они пользуются первой, для других второй, причем новая инфраструктура не запоминает последней выбраной платы. Зато все на питоне.

Сразу скажу, что я в своей карьере видел все 4 сценария, причем и с одной, и с другой стороны.

Также интересно, что спор как правило ведется в двух плоскостях. Старый разработчик говорит что новый подход требует преобразования проприетарных форматов от нескольких вендоров и ad-hoc файлов для мэппинга чего-то в один формат, но при этом новая преобразовалка недостаточно умна чтобы например парсировать ifdef-ы в преобразуемых файлах, а мануальное преобразование займет либо время, либо необходимость построчно проверять что там натворило AI с этими ifdef-ами, что нудно и противно. И непонятно ради чего, так как существующая инфраструктура и так работает, а что под капотом пользователю наплевать.

Новый разработчик отметает это как несущественную деталь и вещает о важности абстракций. Я книжки про важность абстракций стал читать еще когда СССР правил Генсек Константин Устинович Черненко (да, в СССР переводили в издательстве Мир книжки по программированию в том числе на эти темы), поэтому для меня важность абстракций разбивается в один момент: кто должен править вывод программ, которая написана на абстракциях, но не обрабатывает все случаи для пользователя, которые обрабатывает старая программа - я или он?

А вы что думаете? (Ссылки в посте на Хабре)

Школьница Светлана под руководством двух инженеров - меня и ее отца - освоила концепции трех технологий проектирования схем и теперь демонстрирует их на этом видео:

1. Сборка цифровых схем на макетной плате с микросхемами малой степени интеграции. Этот метод старинный, изобретен еще в 1968 году, но и сейчас годен для обучения школьников начиная с детсада (мы вчера видели как 6-летний понял функциональность логического элемента XOR). Светлана показывает на видео схему с ALU которую она собрала.

2. Синтез схем из кода на языке описания аппаратуры SystemVerilog с реализацией в микросхемах реконфигурируемой логики FPGA. Этот способ широко применяется для прототипирования, специальных приложений (например в космических ракетах SpaceX и Blue Origin) и обучения студентов (см. напр. курс MIT 6.111).

3. Синтез для микросхем ASIC. Этот способ применяется последние 35 лет для всех массовых устройств. Смартфон который вы держите в руках - это несколько ASIC-ов и окружающая их периферия.
Светлана будет присутствовать на Zoom-звонке на русской части лекций, которые будет читать наш коллега из Грузии Леваном Чагелишвили, где мы покажем плату TinyTapeout в действии. Вы можете подключиться по линку
https://bit.ly/yuri-panchul-zoom

Chip Designed in the Country of Georgia: ASIC design flow and prototyping on FPGA

Чип спроектированный в Грузии: разбор маршрута проектирования для ASIC и прототипирования на FPGA

Пятница 18 сентября, 8 am по Калифорнии, 19.00 по Тбилиси, 18.00 по Москве: лекция на английском.

Cуббота 19 сентября, 8 am по Калифорнии, 19.00 по Тбилиси, 18.00 по Москве: лекция на русском.

Воскресенье 20 сентября, 8 am по Калифорнии, 19.00 по Тбилиси, 18.00 по Москве: лекция на грузинском.

Ждем вас на лекции!

Каждый год я стараюсь поехать в какую-нибудь страну бывшего СССР и провести там семинар или просто митапы на темы SystemVerilog-RTL-FPGA-ASIC-RISC-V, попросту говоря, обучение будущих проектировщиков чипов с помощью упражнений на FPGA. В этом году я поехал в Грузию и вот мой отчет на Хабре:

https://habr.com/en/articles/1079632/

Заглавное фото поста: встреча с инженером грузинского отделения Cisco Леваном Чагелишвили и его коллегой Давидом, организованная моим старым знакомым, FPGA инженером Иваном Графским. Иван еще 10 лет назад помог мне организовать семинар в московском МИФИ и развернуть работу по народному переводу учебника Харрис & Харрис.

По этой встрече есть продолжение: во время нее Леван решил спроектировать ASIC и произвести его с помощью сервиса TinyTapeout. Это наврядли первый ASIC спроектированный в Грузии (хотя кто знает?), но мы решили чтобы было бы полезно, чтобы Леван описал свой опыт. Посему мы планируем три Zoom-лекции: на английском, русском и грузинском под названием:

* Чип спроектированный в Грузии:
Разбор маршрута проектирования для ASIC и прототипирования на FPGA

* Chip Designed in the Country of Georgia:
ASIC design flow and prototyping on FPGA

Почему это важно?

1. С моей личной точки зрения развитые страны - это страны в которых проектируют ASIC-и: США, Япония, Великобритания, Германия, Франция, Бельгия, Южная Корея, КНР, Россия. Если в Грузии разовьется эта тема, начиная со студентов, то это повышает статус страны. Кстати так же считают и на Украине, например в Киевской Школе Экономики, которая сотрудничает по теме ASIC-ов c ETH Zurich.

2. Больше возможностей для привлечения в страну международных электронных компаний - как несколько лет назад наличие в Беларуси команды знающей SystemVerilog верификацию для ASIC-ов привлекло туда южнокорейскую SK Hynix.

3. Хотя сам пример - это небольшой дизайн, но на нем можно показать все маршруты: верификацию через тестбенч с самопроверкой; синтез для прототипирования на FPGA; маршрут RTL2GDSII для ASIC-ов.

Даты, время и другие подробности по ссылке выше