26 мая в 19:00 приглашаем вас присоединиться к онлайн-трансляции. В этот раз поговорим об RTL-разработке и синтезе, документировании RTL и применении ИИ в FPGA/ASIC-разработке. Среди тем выступлений:
🔸open-source-инструмент Yosys,
🔸применение и преобразование SystemRDL в читаемую документацию,
🔸реализация Edge AI на программируемой логике,
🔸CLI-инструмент для анализа вейвформ с помощью LLM.
Своим опытом поделятся эксперты YADRO, ИТМО и независимые RTL-разработчики. Чтобы получить ссылку на трансляцию и все материалы, зарегистрируйтесь.
А пока ждете встречу, можно заглянуть в наши статьи по FPGA — от базовых тем до более сложных:
〰️ ПЛИС для начинающих: что нужно знать FPGA-инженеру
〰️ Типичные ошибки новичков в FPGA
〰️ Как расти верификатору: от джуна до сеньора
〰️ Лучшие книги по разработке цифровых микросхем
Больше материалов — по тегу FPGA на «Истовом инженере».