Когда смотришь на работу инженера по цифровой логике со стороны, кажется, что он только пишет код. Но на практике все больше похоже на конструктор с дорогими деталями. В FPGA можно собрать схему из готовых блоков, перепрошить плату и попробовать еще раз. А вот в ASIC любой промах может стоить месяцев работы, поэтому инженеры тратят огромное количество времени не на сам дизайн, а на проверки, прототипы и поиск редких ошибок, которые могут проявиться только при определенных условиях.
В новом кружке поговорили с Алиной Галичиной — руководителем группы модульной верификации в YADRO — про то, чем отличаются FPGA и ASIC в повседневной работе, почему верификация иногда сложнее самого дизайна и какие ошибки считаются самыми неприятными.
❓Узнать более подробно про разработку микросхем можно у Алины, пишите свои вопросы в комментариях, через неделю ответим на самые интересные.
#у_aппарата