​​🎤На пульсе RISC-V: уже завтра обсудим оптимизации под архитектуру и средства мониторинга производительности

RISC-V — относительно молодая процессорная архитектура, но она привлекает внимание инженеров из разных стран и компаний. Уже сейчас некоторые микроконтроллеры в составе знакомых нам устройств построены на ней. И популярность RISC-V лишь будет расти: будучи открытой, она позволяет обойти ограничения проприетарных архитектур и удешевлять производство устройств.

Следить за новостями архитектуры полезно даже тем, кто сейчас не работает с ней. В ближайшие несколько лет это может измениться. Чтобы не отстать, приглашаем на совместный митап Альянса RISC-V и YADRO, который пройдёт уже завтра, 6 ноября.

В программе:

▪Инженеры из Syntacore Константин Владимиров и Марк Гончаров расскажут, как устроена масштабируемая векторизация и как цикловые оптимизации в Syntacore Development Toolkit (SC-DT), такие как сплиттинг циклов, помогают достигать лучших результатов на бенчмарках.
▪Эксперт по разработке ПО в Syntacore Дмитрий Рябцев оценит текущее состояние и перспективы аппаратных средств мониторинга и анализа производительности в RISC-V.
▪Иосиф Мееров из ННГУ им. Лобачевского сделает обзор оптимизаций библиотеки CatBoost для эффективного использования векторных расширений RVV 0.7.1.

Подключайтесь онлайн в 19:00. Ссылку на трансляцию в VK, YouTube или Rutube вышлем после регистрации на сайте.

Зарегистрироваться ➡

📄Что почитать про RISC-V на «Истовом инженере»:

▪RISC-V в космосе: перспективы технологии и почему 32-битное ядро на орбите — это только начало
▪Основатель компании Syntacore — об открытой архитектуре полупроводников и перспективах рынка
▪Обзор матричных расширений: от x-86 до RISC-V
▪Quake 2 на RISC-V, или как инженеры поднимали старый Radeon на FPGA