AMD hat Zen 6 vorgestellt, wobei die Server Epyc 9006 Venice wie gewohnt im Mittelpunkt stehen. Diese enthüllen die Architekturdetails, die die Grundlage für Ryzen 10000 (Medusa) bilden werden.

Es wird 2 Arten von Kernen geben: Zen 6 und hochdichte Zen 6c. In dieser Generation werden die Zen 6c nicht in der Größe des Cache-Speichers (1 MB L2 pro Kern) nachstehen, aber sie werden in der maximalen Frequenz um 1 GHz zurückfallen. In den Epyc-Prozessoren auf Basis von Zen 6 wird es bis zu 96 Kerne geben, während die Modelle auf Basis von Zen 6c bis zu 256 Kerne haben werden. Bis zu 128 PCIe 6.0-Lanes und bis zu 12 MRDIMM DDR5-12800-Kanäle für KI. TDP bis zu 600 W. Die Epyc Venice-X mit 3D-Cache sind angekündigt, bei denen jeder CCD zusätzliche 64 MB L3 erhält. Die Chips werden mehr als 1 GB L3-Cache bieten.

AMD wechselt zu einem 12-Kern-CCD im Fall der Zen 6-Kerne. Ein Rechenkern-Chiplet hat jetzt 48 MB L3-Cache. Dies ebnet den Weg für 24-Kern-Ryzen auf der AM5-Plattform, ohne auf kompakte Zen 6c-Kerne zurückgreifen zu müssen. Trotz des Wechsels zu dem 2-nm-Fertigungsgang TSMC N2 werden die Frequenzen der Flaggschiff-Epyc 9006 bei 5,15 GHz bleiben. Das bedeutet, dass die Frequenzen zukünftiger Ryzen wahrscheinlich ebenfalls nicht erheblich steigen werden.

Desktop-Ryzen auf Zen 6 werden Anfang 2027 erwartet.