#инженер #топология #PCB #PCIe #DDR5 #Altium #hardware #Москва #embedded

Инженер‑тополог (разводка печатных плат)

Тринити, РФ, Москва, полная, очная/гибрид

З/П: готовы обсуждать индивидуально

Должностные обязанности:

-Разводка печатных плат по схемотехнике и ТЗ: МК, драйверы приводов, интерфейсные блоки, платы питания, бэкплейны накопителей.
-Топология высокочастотных трактов: Ethernet (RMII/RGMII + PHY), USB 3.x, дифференциальные пары RS‑422, тактирование — с соблюдением требований по импедансу, выравниванию длин и минимизации перекрёстных наводок.
-Разводка плат вычислительного уровня: PCIe (x4/x16, GPU, карты расширения), линии памяти (в т. ч. DDR5), M.2/NVMe‑бэкплейны — строго по reference layout и гайдлайнам производителя платформы.
-Формирование стека платы (stackup) и расчёт импеданса (Si9000/Polar), согласование параметров с заводом‑изготовителем.
-Подготовка производственных файлов (Gerber X2, drill, assembly, ODB++), проведение проверок DRC/DFM, формирование комплекта для производства.
-Итеративная доработка топологии по результатам испытаний: ЭМС, сигнальная целостность (SI), тепловые режимы; корректировка по замечаниям лаборатории и конструктора (зазоры, крепёж, зоны обдува).
-Взаимодействие со схемотехником: постановка вопросов по неоднозначным местам, согласование изменений, контроль соответствия топологии схеме и требованиям по PI/SI.

Знание/опыт:

-Опыт разводки многослойных плат (6–10+ слоёв) с плотной компоновкой, несколькими доменами питания и высокоскоростными интерфейсами на внешних разъёмах.
-Практический опыт трассировки высокоскоростных интерфейсов: PCIe Gen3/4/5, USB 3.x, Ethernet 100/1000BASE‑T (RMII/RGMII), дифференциальных пар RS‑422/485 с контролем импеданса и длины трасс.
-Уверенное владение одним из EDA‑инструментов: Altium Designer / Cadence Allegro / KiCad (экспертный уровень: правила, библиотеки, варианты трассировки, управление версиями).
-Понимание принципов сигнальной целостности (SI) и целостности питания (PI), умение применять базовые методы контроля (via stitching, reference planes, keep‑out зоны, via fence, разделение AGND/PGND).
-Навыки расчёта и обоснования stackup, работы с инструментами расчёта импеданса (Si9000, Polar), понимание технологических ограничений завода и требований DFM.
-Опыт подготовки и проверки производственных данных (Gerber, drill, assembly), умение читать и применять требования фабрик, вести EQ (engineering queries) с производством.
-Умение работать с референс‑дизайнами чипсетов и платформ (x86 и аналоги), не вносить изменения в критичные узлы без расчёта и согласования.
Будет плюсом:
-Опыт работы с BGA‑корпусами и мелким шагом, жёсткие требования DFM, опыт сдачи проектов на серийное производство.
-Практические итерации по замечаниям ЭМС‑лаборатории: умение быстро и корректно вносить правки в топологию под требования стандартов.
-Работа с 3D‑моделями (STEP) для проверки совместимости с корпусом и конструктивом, взаимодействие с конструктором по механическим ограничениям.
-Знание стандартов IPC/ЕСКД для оформления КД, опыт работы с библиотеками компонентов и управлением данными (Altium Concord Pro и аналоги).
-Опыт плат с расширенным температурным диапазоном компонентов, проектирование под конформное покрытие и жёсткие условия эксплуатации.

Условия труда:

ТК РФ

Контакты:

HR Марина, тг @mrlxnda

_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
https://t.me/oLolsBot?start=469065737