TGViewer
позитивслэк позитивслэк @positiveslack · 992 subscribers
Post #377 1.54K
позитивслэк Building an Open-Source Verilog Simulator with AI: 580K Lines in 43 Days Тут интересный инцидент пропустил. Затравка в статье из шапки. После её прочтения единственный вопрос это "WTF сейчас происходит?"🏥 И дальше интереснее будет. Если идти по порядку,…
Xe-Xe EDA

Ah shit, here we go again😁

Я нашел ещё один симулятор SV2017:
https://github.com/aionhw/xezim
Как он работает против sv-tests неизвестно, но simulator.rs на 32к строк и свой фронтенд sv (SV->AST) внушают. Решил проверить что он действительно работает - простые helloworld и тестбенч с axi ram (с доделками) действительно бегают. Тестбенчи типа scr1 и simbench компилируются, но валятся в рантайме (дальше было лень разбираться).

Но на самом деле я нашел сначала xevdb - это штука, которая в некотором роде включает в себя wavepeek и другие запланированные мной тулы подобного рода.

Базовая идея такая: а давайте все артефакты симуляции, компиляции и исходники запихаем в одну бд, и дадим к ней cli. Ну типа и по вейвам ходить, и по иерархии, и драйверы определять, и иксы трассировать, и по cобытиям uvm лога шариться, и еще как то сразу в ИИ встраивать.
Но там как-то всё несколько сумбурно и куча фич навалено в свалку, есть сомнения насчёт протестированности и производительности. Но это в принципе норма сейчас для вайбкод проектов😎

Я тоже глобально решаю аналогичную задачу и wavepeek первый кирпичик в тулчейне. Но в моем unix-way представлении это должно решаться отдельными сфокусированными инструментами с совместимыми форматами и интероперабельностью, а не god-cli с бд всех артефактов под капотом. Но кто знает, возможно я сам потом к супераппу скачусь☕️

P.S. а вообще забавно как поднялся уровень пет-проектов, так что люди теперь вполне себе симуляторы игрушечные делают, а не просто n+1 фреймворк по автоматизации. Дождемся вайбкод синтезаторов и бэкэнд тулов?

@positiveslack
GitHub GitHub - aionhw/xezim: Open-source SystemVerilog simulator in Rust. 4-state, event-driven, IEEE 1800-2023, runs real UVM. Open-source SystemVerilog simulator in Rust. 4-state, event-driven, IEEE 1800-2023, runs real UVM. - aionhw/xezim
  • 🤔 6
  • 🔥 4
  • 😭 1
More from @positiveslack
  1. Sep 18, 2026Чет я закопался в этой проблеме. Я что многого прошу? Я даже про единый формат баз данных…
  2. Aug 25, 2026Интеграция проприетарных форматов вейвформ Из предыдущего поста у меня родилось несколько…
  3. Aug 24, 2026wavepeek 3.0 С момента моего доклада прошло некоторое время и случился переход от v0.5.0 к…
  4. Aug 22, 2026Post #388
  5. Jul 31, 2026Поделюсь историей успеха на поприще ИИ-ассистированного баг-хантинга в RTL. А точнее, прор…
  6. Jul 17, 2026Проверка верилятора на прочность Всё началось с проверки того, а насколько реально verilat…
Threads Profile ViewerView any public Threads profile without an account.Open ThreadLook →Writing with AI? Make it sound human.Metric37 rewrites AI drafts so they read naturally. Free AI detector, 1,500 words free.Try Metric37 →