Для успешной отладки заданий по курсу на столе начали появляться дополнительные приборы. Например, вечером ловил частоты и фазы делителя сигналов осциллографом. Думаю, теперь можно считать себя RTL инженером, пойду создавать свою SoC. Правда, я вообще слабо помню verilog, но quartus умеет экспортировать схему в этот язык описания устройств (уверен, этого достаточно)