О .gitignore замолвите слово

Гитхаб собирает коллекцию своих вариантов gitignore для популярного ПО, удивительно было найти в названиях файлов коллекции Xilinx, Synopsys, Virtuoso, Modelsim, MATLAB.

Лет 5 назад я предпринимал аналогичную попытку создать подобную коллекцию для разработчиков ASIC/FPGA, увы, сегодня понимаю тщетность усилий - это работает только внутри конкретного коллектива/флоу разработки:
слишком много нюансов и степеней свободы. Кто-то файлы проектов/скриптов синтеза не пишет вручную, а каждый раз пересоздаёт в рантайме (и как любой нерукотворный труд - не кладёт в гит), кто-то в соответствии с корпоративным флоу помещает в гит edif/verilog-нетлисты независимых IP-блоков (или даже дампов моделирования).

Одним словом для ASIC и FPGA универсальной пилюли .gitignore не существует, каждый шаблон необходимо обтёсывать (в т.ч. при смене работодателя), но есть позитив - эти изменения обычно минорны и шаблоны таки скорее полезны чем нет.