Если есть желание изучить основы проектирования, верификации аппаратуры, то сейчас самое подходящее время для этого.
На этой неделе начинается весенний семестр Школы Синтеза.
В субботу 28.01.2021, в 12.00 по московскому времени пройдет первое занятие весеннего семестра [ссылка на трансляцию].
Тема занятия: "FIFO - теория и дизайн"
Записи прошедших занятий можно найти в соответствующем разделе на сайте Истового инженера.
Все занятия бесплатные и проводят их инженеры с опытом работы в hardware индустрии. В курсе есть занятия от основ проектирования простейшей комбинаторной логики, до разработки RISC-V процессора с прототипированием на FPGA.
В прошлом году с коллегами подготовили занятие для Школы Синтеза по работе кэша с RISC-V процессором.
Запись лекции, ссылка с исходниками на git.
А если ищешь набор материалов по теме RISC-V, у меня и такое тоже есть 😏
Так что если захотели попробовать себя в роли RTL инженера, то бегом изучать инструкцию по установке необходимых инструментов проектирования [САПР Quartus] .
Чатик с Q&A по занятиям в Школе Синтеза можете найти тут