TGViewer
Записки CPU designer'a Записки CPU designer'a @cpu_design · 3.61K subscribers
Post #90 3.15K
RISC-V Summit 2022

Yo ho ho 🏠

Под конец 2022-го года подготовил для вас список must see докладов с прошедшего RISC-V Summit.

1) Список открывает известный каждому RISC-V энтузиасту - Olof Kindgren с докладом о самом маленьком bit-serial RISC-V CPU в мире. Прелесть этого сверхмалого ядра в том, что можно получить некий программируемый FSM. Типичный вариант применения: инициализация DDR контроллера, опрос датчиков/сенсоров в определенной последовательности, их перекалибровка, умный сторожевой таймер или контроллер питания. Более детально - смотрите в докладе Олофа

2) Сессия группы разработчиков J Extension. J расширение необходимо для аппаратной поддержки интерпретируемых или JIT compiled языков, например: C#, Go, Java, JavaScript, Python, Scala и многие-многие другие языки. Собственно отсюда и название расширения J - Just-In-Time compiler. О том как сделать RISC-V более дружелюбной и привлекательной платформой для данных языков смотрите в докладе.

3) Ocelot Open Source Vector Unit от Tenstorrent. Про данное IP я уже писал на канале, а теперь есть возможность более детально ознакомиться с микроархитектурой VPU от Tenstorrent и услышать комментарии разработчиков касательно их продукта. Отдельного внимание заслуживает слайд про Performance Results, где наглядно показывается прирост производительности при наличии поддержки V-ext. Остальное - смотри в докладе.

4) Нельзя не отметить одного из крупных игроков в EPI (European Processor Initiative) и в мире RISC-V HPC - Barcelona Supercomputing Centre. John Davis в первой половине презентации дискутирует о базовых инструментах экосистемы RISC-V для проектирования HPC программно-аппаратных комплексов, а во второй части вкратце рассказывает о проекте европейского импортозамещение в мире CPU. Про EPI будет отдельный пост, а пока можно просто ознакомиться с roadmap и успехами Европейского консорциума в разработке собственных чипов в докладе Джона.

5) И на последок доклад от компании Ventana о чипе Veyron V1, который по заявлению компании в тесте SPECint2017 [per socket] обгоняет Xeon IceLake 8380, EPYC Milan 7763, AWS G3 Neoverse V1.

Немного характеристик Veyron V1
* 3.6GHz
* 5nm process technology
* 16 cores per cluster
* High core count multi-cluster scalability up to 128 cores

Подробности смотри в докладе.

p.s. Всех-всех с наступающим, в новом году постараюсь выйти на режим 1 пост в неделю и не пропадать месяцами, но это не точно.

Stay tuned🔔
LF Events RISC-V Summit North America | LF Events The premier event for RISC-V, the open-standard instruction set architecture (ISA) enabling the innovation defining the future of open computing.
  • 👍 16
  • 🎉 8
  • 🔥 2
  • 🤩 2
  • ❤ 1
  • 🤡 1
More from @cpu_design
  1. Oct 3, 2026Нашёл на просторах Твиттера сборник лекций по analog/mixed-signal IC design: от физики MOS…
  2. Oct 2, 2026Как скосить перед начальством за ответственного сотрудника и заставить всех коллег себя не…
  3. Oct 2, 2026А вот и результаты Jane Street ASIC Puzzle подъехали 👀 https://blog.janestreet.com/asic-p…
  4. Oct 1, 2026OpenAI and Synopsys Announce GPT-Synopsys Ну что, вот они и пришли за нами. Если кратко, т…
  5. Sep 30, 2026Уже влезли в долги, чтобы наскрести на подписку ChatGPT за 500$? Пока убеждаете друзей зан…
  6. Sep 29, 2026Нидерланды продолжают укреплять свои позиции как один из ключевых полупроводниковых хабов…
Threads Profile ViewerView any public Threads profile without an account.Open ThreadLook →Writing with AI? Make it sound human.Metric37 rewrites AI drafts so they read naturally. Free AI detector, 1,500 words free.Try Metric37 →