Instruction Scheduling in the Saturn Vector Unit

Принёс вам ещё один отличный пейпер про векторные архитектуры, я же знаю как вы любите вектора (по статистике знаю что не любите)😑

Работа написана под руководством Кристе Асановича - одного из авторов RISC-V Vector Extension, человека, который уже почти 30 лет занимается исследованиями и проектированием векторных процессоров.

Почему стоит прочитать:

- Статья очень чётко показывает, в чём реальная разница между long-vector и short-vector архитектурами, где выигрывает каждая, какие накладывают ограничения на векторные регистровые файлы, подсистему памяти и планировщик инструкций.

- Отлично объяснена концепция chime length (VLEN/DLEN - соотношение архитектурной длины векторного регистра и ширины вычислительного тракта, то есть, сколько бит за такт может быть обработано) - одна из ключевых метрик, определяющих поведение и эффективность любого VPU, а также позволяющая эффективно маскировать латентность вычислительных блоков (например, FMA), значительно повышая их утилизацию без сложных OoO-техник.

- Разобран механизм explicit chaining и динамического micro-scheduling на уровне групп элементо, как получить гибкость OoO без OoO-сложности.

- Хорошо показано, как устроить и спроектировать векторный LSU.

- Подробно разобран векторный регистровый файл: его физическая организация, ограничения по портам и почему именно это определяет сложность всей архитектуры.