В продолжение темы об образовательных материалах в контексте RISC-V:
Пять презентаций по RISC-V процессорам, музыка на ПЛИСах и продолжение следует

В данной заметке вы найдете список новых лабораторных работ.

С коллегами из Syntacore разрабатываем лабораторную работу, в которой исследуем прирост производительности процессора в зависимости от конфигурации иерархии памяти, а именно сравнение производительности системы с кэшем и без.

Архитектурно эта лабораторная работа повторяет устройство Prefetch Buffer'a и Full Associative cache микроконтроллера PIC32MZ.

Ждите анонс в декабре этого года🖐🏻