Open-Source Posit Dot-Product Unit

Всем привет. Сегодня принес вам интересный opensource проект 😳
Вдобавок ловите ссылку на статью с arxiv'a.

В статье рассказывается о блоке обработки скалярных произведений в формате Posit.
Если до этого никогда не слышали про Posit, то вот ссылка на серию статей на Хабре и ссылка на мой доклад с конференции FPGA-Systems.

Все исходники написаны на SystemVerilog - никакого вам нагенеренного VHDL через FloPoCo, как в случае с проектом PERCIVAL или HCL Chisel.
Результат работы FloPoCo можете посмотреть тут.

Чем интересен этот проект?
◽️Во-первых по сути первая открытая реализация не простого умножителя или сумматоре в базисе Posit-арифметики, а целый параметризуемый Dot-Product Unit.
◽️Во-вторых большой простор для модификации и контрибута в opensource. Например, у Posit есть два формата декодирования входной битовой строки. Классическая, представленная в стандарте и hardware-friendly от Густафсона и Йонемото. Или почему бы не прикрутить тест на базе cocotb для верификации. Для этого даже есть user-friendly библиотека SoftPosit.
◽️В-третьих проект написан без 3rd party IP, никаких привязок в синтезе под ASIC, или под определенное семейства FPGA. Чистый HDL, что еще нам нужно-то?
Из минусов - никаких тестовых векторов и тестбенчей [см пункт 2].

Задел отличный, как и для инженерного, так и для академического творчества💻

Stay tuned 😎