Вышла новая версия стандарта языка SystemVerilog IEEE 1800-2023

Очень интересная новость из мира разработки аппаратуры. Новая версия SystemVerilog принесла важные обновления. Среди них:
▪Наследование функционального покрытия
▪Функция map() распакованного массива
▪Множественные идентификаторы в `ifdef
▪Multiline strings
▪Использование чисел с плавающей точкой в функциональном покрытии
▪Использование метода в качестве промежуточного результата

Большое спасибо Сергею Чусову (@verif_for_all) за то, что собрал подробности о новой версии в одном материале. Делимся ссылкой на список новинок.

Кстати, на прошлой неделе вышел свежий эпизод нашего подкаста – «Верификация аппаратных блоков / UVM / Рынок труда в hardware». В нем мы в том числе обсудили частоту выхода новых стандартов SystemVerilog. Слушайте, смотрите, делитесь впечатлениями.

Лена и Антон